»
遊客:
加入
|
登入
(帳號有問題請連絡TWed2k@gmail.com)
TWed2k
»
轉貼文字區
» 華為發力設備、晶圓製造到封裝,但恐難追上國際水準
可打印版本
|
推薦給朋友
|
訂閱主題
|
收藏主題
|
純文字版
論壇跳轉 ...
主題:
[新聞]
華為發力設備、晶圓製造到封裝,但恐難追上國際水準
字型大小:
小
|
中
|
大
|
巨
←
→
geo
鍛鐵驢友
. 積分:
94
. 文章:
148
. 收花: 850 支
. 送花: 6 支
. 比例: 0.01
. 在線: 49 小時
. 瀏覽: 2521 頁
. 註冊:
1948
天
. 失蹤:
2
天
#1 : 2024-8-22 09:27 PM
只看本作者
送花
(0)
送出中...
從設備研發到晶圓製造,再到先進封裝,華為試圖在半導體產業鏈的每個環節都建立自主能力,為何在與國際巨頭的競爭不樂觀?
在美國的嚴厲制裁下,華為面臨前所未有的挑戰。作為中國科技巨頭,華為被迫重新思考其半導體戰略,從晶片設計轉向全方位布局,涵蓋設備研發、晶圓製造乃至先進封裝。
然而,儘管投入巨資並採取各種手段,華為在追趕國際領先半導體水準的道路上依然困難重重。
為求生不擇手段:華為的半導體自主之路
面對美國的技術封鎖,華為選擇了一條艱難的自主研發道路。根據報導,華為在上海青浦區建立一個大型的半導體設備研發中心,投資高達人民幣 120 億元(16.6 億美元)。這個研發中心的使命包括開發目前由荷蘭與日本廠商壟斷的關鍵設備曝光機。為了實現這一目標,華為通過高薪挖角,提供高於當地晶片製造商兩倍的薪資,吸引了許多具有國際半導體巨頭工作經驗的人才。
與此同時,華為還涉足晶圓製造領域,在台灣業者的幫助之下在深圳秘密興建自有晶圓廠。近來,華為更計劃採購 NAND Flash 晶圓並自行完成測試封裝,預計最早今年下半年開始建立全面量產系統。這一系列舉措都是為了降低對外部供應商的依賴,並帶來更大的成本優勢和技術控制權。
然而,華為的這些努力並非沒有爭議。有報導指出,華為可能通過設立空殼公司和合作夥伴網絡來規避美國制裁,繼續獲得美國設備與零組件。據悉,中芯國際已設立一個由空殼公司與中國夥伴公司組成的網絡,通過該網絡欺騙美國出口商,繼續購得美國設備與零組件。這種做法雖然可以暫時躲過制裁,但美國政府對制裁效果監管也越來越用力,這種行徑最終只會作繭自縛。
儘管如此,這些策略確實在一定程度上幫助華為維持了其在半導體領域的存續。華為能夠繼續推出新的產品,如 Mate 60 系列手機,展示了其技術韌性。但是,從長遠來看,這種「曲線救國」的方式並不可靠,距離真正的技術自主還有很長的路要走。
把中芯當作墊腳石
華為與中芯國際的合作是其半導體戰略的重要一環。去年推出的 Mate 60 系列手機搭載了由中芯國際 7nm 製程生產的麒麟 9000S 晶片,引發了外界對中國是否突破美國科技封鎖的猜測。這款晶片的出現,確實展示了中國半導體產業在艱難條件下的進步。然而,這種合作關係並非完全和諧。有跡象表明,華為並不完全信任中芯,而是利用中芯來培養自己的生產能力。
這種策略對雙方都帶來了挑戰。對華為而言,依賴中芯的產能意味著它無法完全控制生產過程和成本。據報導,中芯國際 7nm 晶片的良率不到 20%,遠低於國際水準。這不僅影響了產品的供應,還大大增加了生產成本。
有分析指出,中芯國際生產的 7nm 晶片成本可能比台積電高出 50%。這種高成本、低良率的生產模式,難以支撐華為大規模生產高階產品的需求。而中芯的產能利用率因為華為的訂單而增加了,但隨之而來的是獲利率的大幅衰減,也就是說,做華為的訂單根本不賺錢。
對同樣遭受美國制裁的中芯而言,面臨著設備故障、缺乏維護能力等問題,難以穩定供應華為所需的高階晶片。由於制裁,中芯無法引進新設備,只能改造低效能的深紫外光(DUV)曝光機,取代先進的極紫外光(EUV)曝光機來生產 7nm 晶片。這種方法不僅工序繁複,還大大增加了生產成本和設備故障的風險。更糟糕的是,美國還限制全球設備商在中國境內提供維修服務,導致中芯在獲取設備零件上吃盡苦頭。
也因為中芯難以在良率有更進一步的突破,雖然一方面依賴中芯的產能,一方面華為也在培養自己的晶圓生產與封裝能力。
隨著 AI 熱潮的興起,華為似乎看到了新的機遇。由於中國難以取得用於 AI 運算的高階晶片,華為正計劃推出新一代 AI 加速晶片昇騰 910C,號稱性能可媲美 NVIDIA 的 H100。據
報導,字節跳動、百度、中國移動等企業都在洽購,總訂單規模可能超過 7 萬顆、總值約 20 億美元。這不僅可能為華為帶來可觀的收入,還可能幫助中國在 AI 領域縮小與西方的差距。然而,考慮到華為目前面臨的技術限制,這款晶片能否如期推出並達到預期性能,仍然存在很大不確定性。
即便能夠量產,華為能否提供足夠的晶片供應量給予其客戶也是有極大的疑問。
技術瓶頸:多重顯影的極限與先進封裝的潛力
儘管華為在 7nm 製程上取得了一定進展,但在更先進的製程節點上遇到了嚴重的技術瓶頸。華為和中芯國際嘗試通過多重顯影技術來實現 5nm 甚至 3nm 級別的製程,但這種方法在 5nm 就已經遇到了嚴重的挑戰。多重顯影技術不僅工序繁複,還會導致良率低下、成本高昂,並會使晶片嚴重發熱。
以 7nm 製程為例,使用 EUV 曝光機只需 9 道工序,而使用 DUV 設備則需要 34 道工序。工序越多,生產成本越高,良率越低,設備故障也越頻繁。這種技術路線不僅難以實現大規模量產,還可能面臨嚴重的成本劣勢。有專家指出,華為採用多重顯影技術生產的 5nm 晶片成本可能比台積電高出 50% 以上。
華為曾對外表示,他們可能會持續使用 7nm,而不是繼續往 5nm 或 3nm 前進,主要也是因為成本和良率問題。
而最顯而易見的問題是,華為無法有效解決多重曝光的瑕疵問題,這使得使用該製程生產的晶片非常容易過熱,遠無法達到原始設計理論性能。如果手機晶片就已經遇到嚴重的過熱問題,那麼在規模更大,性能要求更高的昇騰 AI 晶片,問題只會更嚴重,恐怕購買其晶片的客戶要多花更多額外的成本支出來解決散熱問題。
面對製程技術的瓶頸,華為轉而探索先進封裝技術的潛力,希望通過這種方式來降低對先進製程的依賴。華為輪值董事長郭平也曾對外發言表示,未來華為在半導體的前進方向主要包括軟體的最佳化、新材料的確保,以及 3D 封裝技術的引進。先進封裝確實可以在一定程度上提高晶片的密度和性能,但它無法完全彌補製程技術的差距。
根據麥肯錫的分析,雖然先進封裝市場正在快速增長,預計到 2030 年將達到 960 億美元,但它主要是作為對先進製程的補充、輔助,而非替代。先進封裝技術如 2.5D 和 3D 封裝確實可以提高晶片性能,降低功耗,但它們仍然需要先進製程技術的支持。例如,高頻寬記憶體(HBM)和處理器晶片仍需要使用先進製程才能實現最佳性能與密度。
結語:艱難的追趕之路
華為為突破半導體封鎖所做的努力無疑是令人印象深刻的。從設備研發到晶圓製造,再到先進封裝,華為試圖在半導體產業鏈的每個環節都建立自主能力。然而,半導體行業的技術門檻極高,需要長期的積累和巨額的投資。華為雖然投入了大量資源,但在缺乏關鍵設備和技術的情況下,想要真正追上國際領先水準仍然是一個艱巨的挑戰。
更重要的是,華為的一些做法,如利用空殼公司規避制裁,甚至安插商業間諜或竊取高科技機密等非法手段備受爭議,未來國際提高制裁壓力也已經箭在弦上。
儘管展現了強大的韌性和創新能力,但其面臨的挑戰仍然巨大。在製程技術上,華為可能會長期停留在 7nm 水平,難以實現更先進製程的突破。在先進封裝領域,雖然有一定潛力,但仍無法彌補製程差距。在 AI 晶片市場,華為雖然看到了機遇,但能否真正與國際巨頭競爭,恐怕不容樂觀。
[如果你喜歡本文章,就按本文章之鮮花~送花給作者吧,你的支持就是別人的動力來源]
本文連接
送出中...
論壇跳轉 ...
最近訪問的論壇 ...
文字海洋
所在時區為 GMT+8, 現在時間是 2024-11-22 07:12 AM
清除 Cookies
-
連絡我們
-
TWed2k
© 2001-2046
-
純文字版
-
說明
Discuz!
0.1
| Processed in 0.015890 second(s), 6 queries , Qzip disabled